N タイプまたは半絶縁性: 6 インチ SiC 基板の真の違い

炭化ケイ素 (SiC) 基板は、パワー デバイスや RF デバイスの「基礎」です。その基礎の平坦度、純度、欠陥密度によって、その上にどのような種類の「建物」を建設できるかが直接決まります。

I. 2 つの製品ライン、2 つの応用方向

SiC 基板は、導電性に基づいて 2 つの主要なカテゴリに分類され、まったく異なる下流用途に対応します。:

● 導電性(N型)基板: 抵抗率は非常に低く設計されており (セミセラのバージョンは 0.015 ～ 0.030 Ω・cm に達します)、主に SiC MOSFET や SBD (ショットキー バリア ダイオード) などの縦型構造のパワー デバイスの製造に使用されます。電流は基板を垂直に流れる必要があるため、基板自体の導電性が高くなければなりません。

● 高純度半絶縁性（HPSI）基板: 抵抗率は非常に高く設計されており (この記事のバージョンは最低 1E5 Ω・cm から始まり、より高いグレードでは ≥1E10 Ω・cm に達します)、主に GaN-on-SiC RF デバイスに使用されます。これは、RF 信号の寄生損失を最小限に抑えるために基板が非導電性である必要がある 5G 基地局、レーダー、衛星通信などのシナリオで使用されます。

1 つは低く、もう 1 つは高い - これら 2 つの抵抗率範囲は 1 つのパラメーターの違いのように見えるかもしれませんが、その背後には 2 つの完全に異なる結晶成長とドーピング制御プロセスが存在します。

II.導電性基板: 下流のデバイスごとにグレード分け

Semicera の 6 インチ導電性基板は、MOS1、MOS2、SBD、ダミーの 4 つのグレードに分かれています。グレードが高くなるほど、対応するデバイスのプロセス公差が低くなり、仕様が厳しくなります。いくつかの重要なパラメータで違いを説明します:

MOS グレードの要件が最も厳しいのはなぜですか? SiC MOSFET のゲート酸化層は、基板のエピタキシャル層の上に直接成長します。マイクロパイプや転位欠陥が存在すると、ゲート酸化膜界面での局所的な電界集中が引き起こされ、降伏電圧の低下やリーク故障につながる可能性があります。特に基底面転位 (BPD) は、エピタキシャル成長中に効果的に変換されなかった場合、長期のデバイス動作中に積層欠陥に拡大し、バイポーラ デバイスの順方向電圧の劣化を引き起こす可能性があります (これは、SiC バイポーラ デバイス業界を長年悩ませてきた「バイポーラ劣化」問題の根本原因の 1 つでもあります)。

SBD グレードは比較的緩和されています。これは、ショットキー バリア ダイオードが多数キャリア デバイスであり、MOSFET のチャネル領域よりもバルク転位の影響を受けにくいため、欠陥密度の制限がある程度緩和され、コストが削減されるためです。

ダミーグレード （コンパニオン/プロセス適格ウェハ）は、最終的なデバイスの性能には関与せず、主に生産ラインの機器のデバッグやプロセスパラメータの検証に使用されるため、当然のことながら、4 段階の中で最も緩い仕様が適用されます。ただし、「損失」は相対的なものであることに注意してください。マイクロパイプ密度 ≤1 cm-2 および TTV ≤10μm は、基板業界全体の中で依然として低い基準ではありません。

Ⅲ．半絶縁基板: 抵抗率がコアのしきい値です

HPSI 基板は、わずかに異なるグレーディング ロジックに従います。中心となる要素は、抵抗率をどれだけ高くできるかです。:

半絶縁性基板で高い抵抗率を実現する一般的な方法は、結晶成長中にバナジウム (V) ドーピングを導入するか、固有の点欠陥 (炭素空孔など) を正確に制御して深い準位の補償を達成することです。つまり、キャリアを深い準位のトラップにトラップし、バルク抵抗率を 10⁸ ～ 10¹⁰ Ω・cm の範囲に押し上げます。これは、HPSI 基板を成長させるためのプロセスウィンドウが導電性基板よりも狭い理由でもあります。抵抗率は不純物濃度と成長温度領域に非常に敏感であり、わずかな偏差でもウェーハ全体の抵抗率が目標範囲から外れる可能性があります。

注目に値するのは、(0004) 面 XRD ロッキング カーブの半値全幅 (FWHM) です。 — このパラメータは結晶内部の微視的なひずみと転位密度の分布を反映します。値が小さいほど、格子の配置が規則的になります。この指標は通常、導電性基板のスペックシートでは中心的な指標として扱われませんが、RF デバイスは「光学グレード」の標準に近いレベルの結晶の完全性を必要とするため、HPSI 基板については別に記載されています。

IV.見落とされがちだが重要ないくつかのパラメータ

抵抗率とマイクロパイプ密度以外にも、「ヘッドラインパラメータ」と呼ばれるスペックシートには、購入者が見落としがちであるにもかかわらず、歩留まりに大きな影響を与える他のパラメータがいくつか含まれています。:

表面粗さ（Ra）: どちらの仕様シートも、CMP 研磨後の Si 面で Ra < 0.2nm である必要があります (10μm×10μm の領域にわたって AFM で測定)。この値は、エピタキシャル成長の開始時の界面品質を直接決定します。粗さが段階的に増加するたびに、エピタキシャル層にステップバンチング欠陥が導入される確率が著しく上昇します。

ボウ/ワープ: これら 2 つのパラメータは同じものと誤解されやすいです。 BOW は、エッジに対する基板中心の全体的な曲げ方向と大きさを表します。一方、WARP は、理想的な平面からの基板表面の合計偏差です。どちらも後続のリソグラフィー工程での焦点深度の制御に影響します。特に高精度リソグラフィーを使用するパワーデバイス生産ラインでは、規格外の反りが直接エッジ露光の焦点ずれの原因となる可能性があります。

粒子汚染 (>0.3μm) および表面金属汚染: スペックシートは、K、Ca、Ti、V、Cr、Mn、Fe、Ni、Cu、Zn、Al、Na、Hg などの金属元素による表面の総汚染を 5E10 原子/cm2 未満に制限しています。これらの金属不純物が、エピタキシーまたはデバイス処理の高温ステップ中に活性領域に拡散すると、少数キャリアの寿命を直接短縮する深準位再結合中心を形成します。この影響は、バイポーラおよび高電圧デバイスで特に顕著です。

V. 選択に関する推奨事項

現在 6 インチ SiC 基板サプライヤーを評価しているエンジニア向けに、考慮すべきいくつかの実際的な角度を示します。:

● まずグレードをデバイスのタイプに合わせてください: MOSFET を製造している場合は、SBD グレードの基板を選択してコストを削減しないでください。転位密度は一桁異なり、歩留りリスクは節約額にまったく不釣り合いです。逆に、SBD を作成する場合は、MOS1 グレードのプレミアムを支払う必要はありません。

● HPSI 基板の場合は、平均値だけでなく、抵抗率の均一性の検証に重点を置きます。 — 単一バッチ内の抵抗率の過度の変動により、同じバッチの GaN エピタキシャル ウェーハの RF 性能がばらつく原因になります。

● マイクロパイプの密度だけを見るのではなく、転位データも重要です: マイクロパイプは視覚的に最も明白な「致命的な欠陥」ですが、基底面転位とねじ状ねじ転位密度は、特に長期の認定が必要なシナリオ (自動車グレードのデバイスなど) の長期にわたるデバイスの信頼性テスト中に、同様に簡単に問題を表面化する可能性があります。

結論

表面的には、6 インチ SiC 基板のスペックシートは単なる数字の密集したブロックですが、すべてのエントリは特定の故障メカニズムとプロセスの考慮事項に対応しています。国内の SiC 基板メーカーがマイクロパイプの密度と転位制御に関して国際的な一流企業との差を着実に縮めているため、「パラメーターは十分に優れているか」だけが問題ではなくなり、「バッチ間の一貫性を確実に再現できるか」が、下流のデバイス メーカーが最も気にする新しい指標として浮上しています。