SOI Wafer Silicon On Insulator

Semicera’s SOI Wafer (Silicon On Insulator) provides exceptional electrical isolation and performance for advanced semiconductor applications. Engineered for superior thermal and electrical efficiency, these wafers are ideal for high-performance integrated circuits. Choose Semicera for quality and reliability in SOI wafer technology.

Semicera’s SOI Wafer (Silicon On Insulator) is designed to deliver superior electrical isolation and thermal performance. This innovative wafer structure, featuring a silicon layer on an insulating layer, ensures enhanced device performance and reduced power consumption, making it ideal for a variety of high-tech applications.

Our SOI wafers offer exceptional benefits for integrated circuits by minimizing parasitic capacitance and improving device speed and efficiency. This is crucial for modern electronics, where high performance and energy efficiency are essential for both consumer and industrial applications.

Semicera employs advanced manufacturing techniques to produce SOI wafers with consistent quality and reliability. These wafers provide excellent thermal insulation, making them suitable for use in environments where heat dissipation is a concern, such as in high-density electronic devices and power management systems.

The use of SOI wafers in semiconductor fabrication allows for the development of smaller, faster, and more reliable chips. Semicera’s commitment to precision engineering ensures that our SOI wafers meet the high standards required for cutting-edge technologies in fields like telecommunications, automotive, and consumer electronics.

Choosing Semicera’s SOI Wafer means investing in a product that supports the advancement of electronic and microelectronic technologies. Our wafers are designed to provide enhanced performance and durability, contributing to the success of your high-tech projects and ensuring that you stay at the forefront of innovation.

Rzeczy

Produkcja

Badania

Atrapa

Parametry kryształów

Polityp

4H

Błąd orientacji powierzchni

4±0.15°

Parametry elektryczne

Dopant

azot typu N.

Oporność

0,015-0,025OHM · cm

Parametry mechaniczne

Średnica

150,0 ± 0,2 mm

Grubość

350 ± 25 µm

Pierwotna płaska orientacja

[1-100]±5°

Pierwotna płaska długość

47,5 ± 1,5 mm

Wtórne mieszkanie

Nic

TTV

≤5 µm

≤10 µm

≤15 µm

LTV

≤3 μm (5 mm*5 mm)

≤5 μm (5 mm*5 mm)

≤10 μm (5 mm*5 mm)

Ukłon

-15 μm ~ 15 μm

-35 μm ~ 35 μm

-45 μm ~ 45 μm

Osnowa

≤35 µm

≤45 µm

≤55 µm

Chropowatość z przodu (SI-FACE) (AFM)

RA ≤ 0,2 nm (5 μm*5 μm)

Struktura

Gęstość mikropipe

<1 ea/cm2

<10 ea/cm2

<15 ea/cm2

Zanieczyszczenia metalowe

≤5E10atoms/cm2

Na

BPD

≤1500 EA/CM2

≤3000 EA/CM2

Na

TSD

≤500 EA/CM2

≤1000 EA/CM2

Na

Jakość z przodu

Przód

Si

Wykończenie powierzchni

SI-FACE CMP

Cząsteczki

≤60ea/wafel (rozmiar ≥0,3 μm)

Na

Zadrapania

≤5EA/mm. Kumulatywna długość ≤ -diameter

Skumulowana długość ≤2*średnica

Na

Skórka pomarańczowa/doły/plamy/prążki/pęknięcia/zanieczyszczenie

Nic

Na

Płyty krawędziowe/wkładki/złamanie/sześciokątne płyty

Nic

Obszary politypowe

Nic

Obszar skumulowany ≤20%

Obszar skumulowany ≤30%

Przednie oznaczenie lasera

Nic

Jakość wstecz

Wstecz

CMP-FACE CMP

Zadrapania

≤5EA/mm, kumulatywna długość ≤2*średnica

Na

Wady tylne (chipsy krawędziowe/wentylatory)

Nic

Chropowatość pleców

RA ≤ 0,2 nm (5 μm*5 μm)

Oznaczenie lasera z tyłu

1 mm (od górnej krawędzi)

Krawędź

Krawędź

Ścięcie

Opakowanie

Opakowanie

Epi-gotowe z opakowaniem próżniowym

Opakowanie kaseta z wieloma falami

*Uwagi : „Na” oznacza, że ​​brak wymienionych elementów, które nie wspomniane elementy mogą zapoznać się z pół-STD.

tech_1_2_size

Wafle Sic

Newletter

Czekamy na Twój kontakt z nami